Tam	14	Debutaria	NI 1
i on	l ltom	Previous	l Navt 1
i Op	item	I IEVIOUS	INCAL

### Combined multiple memories.

#### US4964078

# Patent Assignee MOTOROLA INC

- Inventor
  JANDU JASWINDER S; SMITH TREVOR
  SYDNEY
- International Patent Classification
  G11C-005/06G11C-008/00G11C-011/00G11
  C-011/41G11C-017/00H01L-021/82
- <u>US Patent Classification</u>
   ORIGINAL (O): 365185110; CROSS REFERENCE (X): 365063000 365189020
   365230030

- **Publication Information** US4964078 A 19901016 [US4964078]
- <u>Priority Details</u> 1989US-0352302 19890516
- Designed States (EP-398067) DE FR GB IT

#### FamPat family


US4964078 A 19901016 [US4964078] EP0398067 A2 19901122 [EP-398067] UP3009549

EP0398067 A3 19910130 [EP-398067]

## · Abstract:

#### (EP-398067)

A combined multiple memory array is disclosed which includes at least two differing types of memory arrays (4, 5, 6) located next to and aligned to one another. The individual memory cells of the differing memory arrays are designed wherein the x pitches may vary in order to allow the y pitches to be substantially equal. A common set of row decoders (8) provide common wordline decoding to the differing memory arrays. The memory arrays need not have the same number of words or bits to share the common row decoders. The column decoders (11, 12, 13) may be separate for each array to account for different word sizes. A common set of column decoders is possible with equal word lengths from each array. A significant savings in silicon area may be saved by combining the multiple arrays.



© Questel.Orbit

19日本国特許庁(JP)

⑩ 特 許 出 願 公 開

## ⑩ 公 開 特 許 公 報 (A) 平3-9549

®Int.Cl.⁵

識別記号

庁内整理番号

49公開 平成3年(1991)1月17日

H 01 L 21/82 G 11 C 11/41 17/00

Z 7131-5B

8225-5F H 01 L 21/82 8323-5B G 11 C 11/34 3 4 5

審査請求 未請求 請求項の数 11 (全6頁)

**図発明の名称** 複合集積記憶装置

②特 願 平2-124305

②出 類 平2(1990)5月16日

⑫発 明 者 ジヤスウインダー・エ アメリカ合衆国アリゾナ州メサ、イースト・エルムウッド

ス・ジャンデュー 5610

②発明者 トレパー・シドニー・ アメリカ合衆国アリゾナ州メサ、イースト・エバーグリー

スミス ン・ストリート5544

⑪出 願 人 モトローラ・インコー アメリカ合衆国イリノイ州シヤンバーグ、イースト・アル

ボレーテッド ゴンクイン・ロード1303

⑫代 理 人 弁理士 大貫 進介 外1名

明 細 幽

1. 発明の名称

複合集積記憶装置

- 2. 特許請求の範囲
- (1)モノリシック集積記憶装置であって:

アドレスを受収り複数の語線を発生する手段であり、如何なる任意の時刻にも前記語線のうち1本のみを能動にする第1の手段:

前記第1の手段に結合し、ディジタル情報を格 納する複数のセルを有し、且つ前記複数の語線の 少くとも一つを受ける手段であり、前記セルの各 々がメピッチおよびソピッチを有するところの第 2の手段:および

前記第2の手段とは異なる方式でディジタル情報を格納する複数のセルを有し、前記第1の手段に結合し、前記複数の語線の少くとも一つを受けるように構成され、且つ前記第2の手段に対して 隣接し且つ整合して配置されている第3の手段であり、前記セルの各々はメピッチおよびソピッチ を有し、前記第2の手段および第3の手段の前記 セルのソピッチは実質上等しいところの第3の手段:

から成るモノリシック集積記憶装置。

(2) 前記第1の手段に結合し、前記第3の手段に対して隣接し且つ整合して設置され、前記第2 および第3の手段とは異なる方式でディジタル情報を格納し、且つ複数のセルを有する手段であり、該セルの各々はメピッチおよびソピッチを有し、前記セルのソピッチは前記第1の手段の前記セルのソピッチと実質上等しいところの第4の手段:

をさらに備えている請求項1記載のモノリシック集積記憶装置。

(3) 前記第2の手段に結合している複数のデコーダーセルを備えており、該デコーダーセルの各々が前記第2の手段のセルの少くとも一つに結合した少くとも一つのピット線を有し、前記第2の手段のセルのメピッチに実質上等しいメピッチを有する第1の列デコーダー;および

前記第3の手段に結合している複数のデコーダ

ーセルを備えており、該デコーダーセルの各々が 前記第3の手段のセルの少くとも一つに結合した 少くとも一つのピット線を有し、前記第3の手段 のセルのメピッチに実質上等しいメピッチを有す る第2の列デコーダー:

をさらに備えている請求項 2 記載のモノリシック集積記憶装置。

(4)前記第2および第3の手段に結合して該第 2および第3の手段に格納されているディジタル 情報を選択的に受取るマルチプレクサー;および

該マルチプレクサーに結合して選択されたディジタル情報を受取り、更に所要ディジタル情報を 選択する列デコーダー:

をさらに備えている請求項 2 記載のモノリシック集積記憶装置。

(5)モノリシック集積回路であって:

複数のデコーダーセルを備え、該デコーダーセルの各々がソビッチを有すると共に少くとも一つの語線を備えている行デコーダー;

該行デコーダーに結合し、且つ複数のRAMセ

ルを備えており、該RAMセルの各々が前記語線の少くとも一つにより選択され、前記RAMセルの各々がメピッチおよびソピッチを有しており、前記RAMセルは前記デコーダーセルと同じソピッチを有するように配置されているRAMアレイ:および

前記行デコーダーに結合され、前記RAMアレイの近傍に設置され、且つ複数のROMセルを備えており、該複数のROMセルは前記語線の少くとも一つにより選択され、前記ROMセルの各々はメピッチおよびソピッチを有しており、前記ROMセルはそのソピッチが前記RAMセルのソピッチと等しくなるように配置されているROMアレイ:

から成るモノリシック集積回路。

(6)前記行デコーダーに結合し、且つ複数のE PROMセルを備えており、該EPROMセルの 各々が前記語線の少くとも一つにより選択され、 前記EPROMセルがメピッチおよびソピッチを 有し、該ソピッチが前記デコーダーセルのソピッ

チに等しいEPROMアレイ:

をさらに備えている請求項5記載のモノリシック集積回路。

(7) 前記ROMアレイは電気的に趨換え可能な メモリーアレイである請求項5記載のモノリシッ ク集積回路。

(8) 複数のデコーダーセルを備えており、該デコーダーセルの各々が前記RAMセルの少くとも一つに結合した少くとも一つのピット線を有し、前記デコーダーセルが前記RAMセルのXピッチに実質上等しいXピッチを有するところの第1の列デコーダー;および

複数のデコーダーセルを備えており、該デコー ダーセルの各々が前記ROMセルの少くとも一つ に結合した少くとも一つのピット線を有し、前記 デコーダーセルが前記ROMセルのメピッチに実 質上等しいメピッチを有する第2の列デコーダー;

をさらに備えている請求項5記載のモノリシック集積回路。

(9)複数のデコーダーセルを備えており、該デ

コーダーセルの各々が前記EPROMセルの少くとも一つに結合した少くとも一つのピット線を有し、前記デコーダーセルが前記EPROMセルのメピッチに実質上等しいメピッチを有する第3の列デコーダー:

をさらに備えている請求項6記載のモノリシック集稿回路。

(10) 前記EPROMアレイはEEPROMアレイである請求項6記載のモノリシック集積回路。

(11) デコーダーならびに第1および第2のメモリーアレイを備え、前記デコーダーはソピッチを有する複数のセルを備えており、前記第1および第2のメモリーアレイはメピッチおよびソピッチを有する複数のメモリーセルを備えているところの複合記憶装置の配置を行う方法であって:

最大面積を必要とするメモリーセルを有する第 1のメモリーアレイを配置する段階:

前記第2のメモリーアレイのメモリーセルが最初に配置した第1のメモリーアレイのメモリーセルとソ方向のピッチが合うように第2のメモリー

.

アレイを配置する段階:

前記デコーダーのセルが、最初に配置した第1のメモリーアレイのメモリーセルとソ方向にピッチが合うように、前記デコーダーを配置する段階: および

前記デコーダーを第1および第2のメモリーア レイに結合させる段階;

から成る方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、一般に記憶装置の分野に関するものである。更に詳細には、異なる種類の記憶装置、たとえば、ランダムアクセス記憶装置(RAM)、固定記憶装置(ROM)、電気的趣込み可能ROM(EPROM)などの各アレイをピッチを整合させて組合せた複合記憶装置に関する。

(従来技術および解決すべき課題)

多数の電子回路、典型的にはマイクロコンピュ ータに基づく回路は、一時的にまたは持続的にディジタル情報を格納する必要があり、更に情報に

れらは典型的には、それぞれ、行デコーダーのソ ピッチおよび列デコーダーのメピッチに整合している。

メモリーセルのアレイは通常大きな区域を占めるので、メモリーセルはまず×および Yの両される。で関してかぎり密集するように設計される。次に行デコーダーおよび Y デカー ジャー がいの既に決定した X ピッチ おいった X でいた X

容量が異なり形式の異なる記憶装置を必要とするASIC応用の場合、異なる記憶装置を同じクロックサイクルで(または非同期的に)アクセスする必要のないことが非常に多い。異なる形式の

迅速にアクセスしなければならない。更に、多くの電子回路は同じシステムに一時的および持続的の両格納装置を必要とすることが普通である。格納装置に必要なピットの数、したがってメモかの数はシステムによってかなり変ることがある。必要な格納ピット数は大きくなることがあるから、所定の領域に対する記憶ピットの密度を増すことが有利である。

記憶装置は個別にアクセスされ、通常そのアドレスされた内容を囚線に載せる。事実、各メモリーアレイの行デコーダーまたは列デコーダーは冗長的であり、その上かなりな鼠の面積を必要とする。小さなメモリーセルを限大メモリーセルとピッチ整合するように設計したとすれば、行デコーダーおよび/または列デコーダーを共有させることができる。これは少量の小さなメモリーセルが存在するとき特に効率が良い。

ピッチ整合したアレイは従来のコンピュータ扱助設計(CAD)技法を用いて構成することができる。しかしながら階層構造的設計法、更に詳細にはシリコンパイラーはこのような集積回路構造を配置する上で一層効率的になっている。シリンパイラーは、システムの高レベル記述を扱することができる。設計ソフトウェアを作製する初期には長々と時間がかかるが、複数の回路設計には必要とする時間がかなり少い。最大メモリーセルのメピッチおよびソ

ピッチを一旦決定すれば、これらパラメーターを 使用して他のピッチ整合記憶装置を迅速に配置す ることができる。

したがって、必要なのは、異なる種類の記憶装置、たとえば、ランダムアクセス記憶装置(RAM)、電気的割込み可能ROM(EPROM)などのアレイをピッチ整合して組合せた複合記憶装置である。

したがって、改良された記憶装置を提供するの が本発明の目的である。

本発明の他の目的は共通のデコーダーを共有する異なるメモリーアレイを備えた記憶装置を提供することである。

本発明の更に他の目的はピッチ整合したアレイを有する複合記憶装置を提供することである。 (課題を解決するための手段)

本発明の上述および他の目的を達成するモノリシック集積記憶装置は、アドレスを受取り複数の語線を発生するように結合された行デコーダーから構成され、如何なる任意の時刻にも前記語線の

数の、ただし異なるメモリーアレイの内蔵大のメ モリーセルにピッチ整合している複数のデコーダ ーセルを備えている。ディジタル情報を格納する 第1のメモリーアレイは複数の語線の少くとも一 つを受収る行デゴーダーに結合されており、第1 のメモリーアレイは複数のセルを有し、各セルが XピッチおよびYピッチを備えている。第1のメ モリーアレイと異なる方式でディジタル情報を格 納する第2のメモリーアレイは、行デコーダーに 枯合されており、第2のメモリーアレイは第1の メモリーアレイに対して隣接し且つ整合して配置 されている複数のセルを有し、各セルがメピッチ およびソピッチを備え、メピッチは第1のメモリ ーアレイのセルのメピッチとは異なっている。前 記第1および第2のメモリーアレイのセルのソビ ッチは実質上等しい。

うち 1 本のみを能動にする。行デコーダーは、複

本発明の上述のおよび他の目的、特徴および利点は添付図面と関連して行う以下の詳細な説明から一圏良く理解されるであろう。

#### (実施例の説明)

第1図においてランダムアクセス記憶装置(R AM)セル1を固定記憶装置(ROM)セル2と 比較する。RAMセル1は内部に通常4乃至6個 のデバイスを備えているがROMセル2は通常1 個のデバイスを備えている。それ故、RAMセル 1は所定の技術についてROMセル2の約4倍の 面積を典型的には占有する。更に、RAMセル1 は語線および選択用の語線を必要とし、ピットお よび<u>ビット</u>を出力する。ROMセル2は選択用語 線だけを必要とし、単一ピットのみを出力する。 RAMセル1の幅をメピッチである距離xで示し、 髙さをソピッチである距離ソで示してある。同様 にROMセル2のxピッチおよびyピッチをそれ ぞれ×1およびy1で示してある。RAMセル1 はROMセル2よりかなり大きいが、ピッチyお よびy1はxピッチを大きくし、x1ピッチを小 さくすることにより等しくすることができる。更 にRAMセル1およびROMセル2の面積を更に 効率良く合わせるためにそれぞれの列デコーダー

で別の復号を行ってROMセル2内に2または4 ピットのROMを入れることも可能である。RA Mセル1およびROMセル2は単なる例示であり、 ピッチ整合はあらゆる形式のメモリーセルに適用 可能である。

第2図は、RAMアレイ4、ROMアレイ5、 および電気的勘込み可能ROMアレイ6を相合せ た部分記憶装置3を示す。RAMアレイ4は複数 のRAMセル1を備えており、ROMアレイ5は 複数のROMセル2を備えており、EPROMアレイが数のEPROMセル21を備えている。 アドレスパッファー7はロアドレスを受い、メークでは、NUでリークでは、アドレスパックではない。 では、NUでリークにより行うする。アドレスにより行うするのにない。 ないるにより列デコーダー11、接続されている。 アドレスパッファー7は 日線17 により ないる。アドレスパップラーができませる。 では、および列デコーダー13に接続されている。 アドレスパッファー7は 日線17を発生する。 行デレスパッファー7は 日線17を発生する。 行デレス信号用の別のドライブを発生する。 ーダー8 は複数のデコーダーセル 1 9 から構成されており、行デコーダー 8 は複数の語線 9 によりRAMアレイ 4、ROMアレイ 5、およびEPROMアレイ 6 に接続されている。

各デコーダーセル19はRAMセル1とy方向にピッチ整合しており、RAMセル1は更にROMセル21とy方向にピッチ整合しており、RAMセル1、ROMセルクラウムではアローのXピッチが合している。RAMセル1、ROMセルクではピッチ整合していない。RAMアレイ4からのではアッチを含していない。アングー11に接続ダーカーではアングー22から構成されており、デコーセルクシークではアングー12に接続されている。同様にROMアレイを決定している。同様にROMアレイを決定されている。日下のMアレイ6は接続されている。

アドレスパッファー 7 が新しいアドレスを受取ると、母線 1 7 および 1 8 に載っているアドレス

チプレクサー15および列デコーダー16が列デコーダー11、12、および13と置き換わっている。3対1マルチプレクサー15は第2図の列デコーダー11、12、および13と同じ様式で接続されているが、列デコーダー16に接続されているその出力に複数のピット26を備えている。この構成において、簡単な3対1マルチプレクサー15および単一の列デコーダー16により面積が節約されている。しかし、これにはRAMアレイも、ROMアレイ5、およびEPROMアレイ6の各々からの語の大きさを等しくしなければならない。

第2図および第3図において、アレイあたりのビットの数を等しくする必要はない。またアレイあたりの語の数を等しくする必要もない。たとえば、RAMアレイ4に200語があり、ROMアレイ5に100語しかないとすれば、複数の語線9の下半分がRAMアレイ4だけに接続され、ROMアレイ5には接続されないことになる。一組の行デコーダーだけしか必要としないからメモリ

信号がそれぞれ行デコーダー8および列デコーダ -11、12、および13により復号される。そ の結果、複数の語線9の一つが能動となり、RA Mセル1、ROMセル2、およびEPROMセル 21の各行が選択されることになる。同時に、列 デコーダーがRAMセル1、ROMセル2、また はEPROM21の一つから複数のピットを選択 する。列デコーダー11、12、および13は異 なる数のデコーダーセルを倣えることができるか らRAMアレイ4、ROMアレイ5、またはEP ROMアレイ6に対して語の大きさを同じにする (語線あたりのピット数を同じにする)必要はな い。RAMセル1、ROMセル2、およびEPR OMセル21は、幾つかの別の形式の記憶装置を 代りに使用することができるので、ここでは一例 として使用したものである。

複合メモリーアレイ14の別の構造を第3図に示す。同等の構造を示すのに第2図に使用した数を第3図に繰返してある。第3図における接続は第2図におけるものと同じであるが、3対1マル

ーアレイを組合わせることにより面積のかなりな 節約が実現される。また冗長な電力母線の他に冗 長な語線およびピット線の必要性も除かれること によっても面積が節約される。

複合複数記憶装置の構成はシリコンコンパイラ ーを使用することにより自動化することができる。 コンパイラーセルは、入力パラメーターがメモリ ーセルの数、行および列の数、およびメモリーセ ルのXピッチおよびYピッチを含んでいる異なる メモリーアレイに対して規定することができる。 **最大のメモリーセルを有するメモリーアレイのy** ピッチが、限小限界となるので、最初に配置する。 別の各アレイに対する残りのメモリーセルを次に、 ソピッチは同じであるがXピッチが可変であるよ うに配置する。次に、行デコーダーを整合ソビッ チおよび可変×ビッチを備えるように配置する。 次の段階ではXピッチが整合されることになる列 デコーダーをそのそれぞれのメモリーアレイのメ モリーセルに加える。最後にアレイおよびデコー ダーを普通の設計規則に従って配置し、相互に接

続する。

一つのピッチ整合したシステムに組合せることができる多様な記憶装置が異なる記憶装置を一つの基板上に同時に実施する技術の能力のみによって制限されることを当衆者は認めることができる。別の記憶装置には、たとえば、電気的消去可能割込み可能記憶装置(EEPROM)、および電気的闘き換え可能固定記憶装置(EAROM)がある。

#### (発明の効果)

これまで述べたことにより、異なる形式の記憶 装置、たとえば、ランダムアクセス記憶装置(R AM)、固定記憶装置(ROM)、電気的歯込み 可能固定記憶装置(EPROM)、またはその幾 つかの組合せ、のピッチ整合したアレイを融合す る複合記憶装置が提供されたことが認められるは ずである。

#### 4. 図面の簡単な説明

第1図は従来の節的RAMセルおよびROMセルのプロック図である。

第2図は本発明の一実施例のプロック図である。 第3図は本発明の他の実施例のプロック図であ

1 ·······R A M セル、 2 ·······R O M セル、 3 ······· 部分記憶装置システム、 1 4 ······· 複合メモリーアレイ

特許出願人 モトローラ・インコーポレーテッド代 理 人 弁理士 大 貫 進 介同 同 本 城 雅 別

